

ایجاد آزمون پذیری

در سیستم ریز پردازنده آموزشی هیت کیت

دکتر کریم فائز

استادیار دانشکده مهندسی برق دانشگاه صنعتی امیرکبیر

مهندس حسن طاهری

مرتبی دانشکده مهندسی برق دانشگاه صنعتی امیرکبیر

چکیده

ایجاد آزمون پذیری در سیستم‌های ریزپردازنده یکی از عوامل بسیار قوی جهت عیب‌یابی و رفع عیب‌یابی است. سیستم‌ها به شمار می‌روند. از آنجا که سیستم‌های مبتنی بر ریزپردازنده بخصوص انواع آموزشی آنها علیرغم مدارهای خاصی که آنها را در مقابل خطأ تحمل پذیری می‌سازند، به علت این استفاده آنها توسعه افرادی که دارای تجربیات زیادی نیستند، امکان ایجاد خرابی در آنها زیاد می‌باشد. و برای حل این مسئله باستی امکانات خاص آزمون پذیری را در آنها ایجاد و یا پیش‌بینی نمود.

در این مقاله سعی شده است، مراحلی که به منظور ایجاد آزمون پذیری در آزمایشگاه اجزاء کامپیوترا دانشکده برق طی شده است مورد بررسی قرار گیرد.

۱- مقدمه

سیستم‌های مبتنی بر ریزپردازنده‌ها بخصوص انواع آموزشی آنها غالباً به علت مورد استفاده قرار گرفتن توسط افراد کم تجربه در معرض خرابی قرار دارند، لذا باستی در این وسایل امکاناتی را پیش‌بینی و یا ایجاد کرد که در صورت بروز هرگونه خرابی بتوان به سرعت عیب را یافت و رفع نمود و سیستم را مجددآ "آمده" بهره‌برداری کرد. سیستم هیت‌کیت موجود در آزمایشگاه اجزاء کامپیوترا علیرغم مدارهای مختلفی که در آن طراحی شده‌اند، باعث می‌شوند در هنگام استفاده غیرصحیح از آن به راحتی خراب شده و اغلب در معرض خرابی قرار می‌گیرد. با طرحی که در این مقاله ارائه می‌شود، امکانات عیب‌یابی و رفع عیب آن فراهم شده است.

در بخش ۲ قدمهای را که جهت یک مرحله‌ای کردن این سیستم برداشته شده است خواهد آمد و آنگاه در فصل ۳ برنامه‌هایی که جهت عیب‌یابی سیستم نوشته شده‌اند شرح داده شده است. این به این برنامه‌ها در قسمت ضمیمه ۱- شرح داده شده است. این برنامه‌ها شامل برنامه آزمایش حافظه، آزمایش سون سگمنت‌ها و آزمایش جعبه کلید (Key Board) می‌باشند که به زبان اسکریپت مربوط به ۸۰۸۰ نوشته شده‌اند البته به کمک فلوجارت‌هایی که در هر

قسمت آمده‌اند می‌توان برای سایر انواع CPU برنامه‌های مربوطه را نوشت.

۲- تک مرحله‌ای کردن CPU (Single Step) آزمون پذیری

یکی از مراحلی که باستی ایجاد آزمون پذیری ریز-پردازنده‌ها طی کرد، مرحله تک مرحله‌ای کردن می‌باشد در اغلب سیستم‌های ریزپردازنده به منظور عیب‌یابی نرم افزارهای تحت توسعه، برنامه‌های خاصی وجود دارند که به کمک آنها می‌توان برنامه تحت توسعه را به صورت تک مرحله‌ای اجراء نموده و عیب‌یابی کرد. ولی از آنجا که در هنگام خرابی سیستم عموماً این برنامه‌ها قابل استفاده نمی‌باشند، لذا باستی امکانات تک مرحله‌ای را به صورت سخت افزار فراهم نمود، تا بتوان در هنگام ایجاد خطأ به آزمایش بعضی از قسمتهای سخت افزاری اقدام کرد.

در سیستم هیت کیت از ریزپردازنده ۸۰۸۰ استفاده شده است در این CPU ورودی‌ای به نام Ready وجود دارد که تحت کنترل آی سی ۸۲۲۴ قرار دارد. آی سی ۸۲۲۴ تحت کنترل سیگنال ورودی

استفاده شده است.


مدار ساده، شکل ۱ را می‌توان جهت تک مرحله‌ای کردن کار CPU استفاده کرد. در این مدار از دو سوئیچ S_1 و S_2 استفاده شده است. سوئیچ S_2 در کار نرمال ریزپردازنده بموتاژ صفر وصل می‌باشد و باعث می‌شود که خروجی (۹) مربوط به آن سی NAND در حالت قرار داشته باشد و لذا پردازنده کار نرمال خود را ادامه می‌دهد.

برای مثال ریزپردازنده به حالت تک مرحله‌ای می‌بایستی ورودی (۵) به کمک سوئیچ S_2 به حالت high برسد. که باعث می‌گردد تا خروجی (۶) فوق الذکر تحت کنترل خروجی آن سی ۷۴۱۲۱ قرار گیرد. از آنجا که این آن سی یک فلیپ فلاب منوستابل است که خروجی آن در حالت نرمال low می‌باشد لذا می‌توان به کمک سوئیچ S_1 که از نوع Spring loaded می‌باشد آن را تریکر کرد. به مذکور حذف bouncing آن از دو عدد NAND طبق شکل ۱ استفاده شده است. پس از تریکر شدن آن سی ۷۴۱۲۱ خروجی آن برای فاصله زمانی ای که توسط خازن C_1 و مقاومت R_1 تعیین می‌شود به حالت high می‌رود و در پایان این زمان به حالت low بر می‌گردد. در مدار فوق این زمان برای خازن $C_1 = 100\text{ pF}$ و مقاومت $R_1 = 10K\Omega$ برابر ۵۰۰ ns خواهد بود که این زمان مساوی پریود یک پالس ساعت با فرکانس ۲MHz می‌باشد به طوری که اگر آن را به ورودی Ready In می‌توان پردازنده از حالت wait خارج شده پس از طی کردن سیکلهای حالت بعدی وارد سیکل wait مربوط به سیکل ماشین بعدی گردد.

بدین ترتیب با تغییر وضعیت سوئیچ S_1 به طور پشت سر هم می‌توان اجراء برنامه را به طور قدم به قدم به جلو برد و در هر مرحله سطح سیگنالها را روی مسیرهای عمومی آدرس و داده، کنترل کرد. در ضمن به مذکور این که بتوان به مادگی آدرس دستور العمل‌های

Ready Out ، سیگنال Ready In را تولید می‌کند که به ورودی Ready می‌رود. ورودی Ready In در زمان فعالیت نرمال high خواهد بود. حال اگر این ورودی را به low برمی‌باعث می‌شود که در انتهای اولین سیکل حالت T_2 آنی، پردازنده به حالت Wait برسد. و مادامی که این ورودی به صورت low باقی بماند ریزپردازنده در همان حالت Wait قرار خواهد داشت، تا آن که دوباره به حالت high بگردد... در این صورت ریزپردازنده حالت‌های T_3 و T_4 و... را ادامه داده و وارد سیکل ماشین بعدی می‌گردد. در طول سیکل حالت (T_W) wait دارد و سیگنالهای کنترل مربوط به به سیکل ماشین فعلی روی مسیرهای عمومی (BUS) نگاهداری می‌شوند. و تا هر زمان که لازم باشد می‌توان ریزپردازنده را در حالت Wait نگاهداشته و به کمک اسیلو-سکوپ سطوح ولتاژ را روی این سیگنالها بررسی نمود. پس از بررسی سیگنالهای مربوط به یک ماشین، ورودی Ready In را برای لحظه‌ای به high برد و سپس به low برمی‌گردانیم.

طول زمانی ای که سیگنال Ready In در حالت high قرار دارد بایستی طوری باشد که پردازنده بتواند از حالت Wait خارج شده و به حالت T_3 برسد، لذا بایستی کمی از پریود پالس ساعت CPU بیشتر باشد از طرفی لازم است این زمان آنقدر طولانی نباشد که ریزپردازنده موفق به اجرای سیکل T_2 بعدی گردد. در غیر این صورت نمی‌توان پردازنده را در سیکل ماشین بعدی به حالت Wait برد و لذا موفق به بررسی سیگنالهای مربوطه نخواهیم شد. پس زمان فوق بایستی حداقل از ۴ برابر پریود پالس ساعت CPU کمتر باشد بدین ترتیب می‌توان در هر سیکل ماشین حالت سیگنالهای موجود در روی مسیرهای عمومی را کنترل کرده و اجرای یک برنامه را به روش تک مرحله‌ای تعقیب نمود. در این روش از حالت Wait پردازنده و از ورودی Ready In آن سی ۷۴۱۲۲۴ جهت تک مرحله‌ای کردن کار CPU می‌رود.



شکل ۱- مدار مربوط به تک مرحله‌ای کردن CPU ۸۰۸۰


(۶) S_2 به کار نرمال خود مشغول خواهد بود. زمانی که سوئیچ S_2 به حالت V_{cc} برود، فلیپ فلاپ JK وارد مدار می شود که این فلیپ فلاپ در حالت عادی به کمک پالس $M1$ در حالت low قرار دارد. لذا با در مدار قرار گرفتن فلیپ فلاپ فوق، CPU Z80 بلافاصله به حالت Wait می رود و در همان حالت باقی ماند تا آن که این فلیپ فلاپ توسط سوئیچ Preset, S_1 شود. بدین صورت فلیپ فلاپ به حالت high رفته و تا آمدن پالس بعدی به حالت high باقی ماند پس از high شدن (Q) S_1 ریز پردازنده از حالت Wait خارج شده و کار خود را ادامه می دهد پس از اجرای دستور العمل مربوطه، به منظور اجرای دستور العمل بعدی وارد سیکل ماشین $M1$ بعدی می گردد و پالس را روی پین $M1$ ایجاد خواهد نمود این پالس باعث می شود که فلیپ فلاپ JK تریگ شده و به حالت low برود و بدین ترتیب پردازنده وارد حالت Wait خواهد شد و تا زمانی که به کمک سوئیچ S_1 آن را از حالت Wait خارج نمایم در همان حالت باقی خواهد ماند، لذا می توان نظیر مورد قبلی سیگنالهای روی مسیرهای عمومی را کنترل کرده و با اسیلوسکوپ مشاهده نمود و پا به کمک پروب منطقی بررسی کرد. و بدین ترتیب اجرای برنامه را به وسیله \oplus پردازنده Z80 تعقیب کرد در مورد سایر انواع ریز پردازنده نیز می توان از مدارهای مشابهی بهره برد.

با توجه به مطالب فوق، به سیستم هیت کیت آموزشی موجود در آزمایشگاه اجزاء کامپیوتر مدار شکل ۱ بطور دائم اضافه شده است و نیز مدار شکل ۲ نیز به صورت قابل نصب پیاده شده است که در هنگام عیب یابی می توان آن را به سیستم اضافه کرد. و بدین ترتیب در صورت بروز هرگونه خرابی ای می توان به طور سیستماتیک به رفع عیوب اقدام نمود.

۳- ایجاد خودآزمائی در سیستم

در سیستم هیت کیت به منظور راهنمایی و کنترل کار ریز-


مختلف را به دست آورد می توان از مداری که شامل ۱۶ عدد LED می باشد آدرس های موجود در روی مسیر عمومی آدرس را نمایش داد. این LED ها به کمک مدار زیر به مسیر عمومی آدرس وصل می شوند.




شکل ۳- مدار درایور LED

بدین ترتیب high یا low شدن بیت های Ai باعث روش یا خاموش شدن این دیودها می گردد. و به کمک این LED ها می توان آدرس های مختلف موجود در روی مسیر عمومی آدرس را نمایش داد. همان طور که ملاحظه شد سیستم فوق در هر سیکل ماشین یکبار در حالت wait متوقف می شود اما در حالت کلی لازم نیست که برای تعقیب کار پردازنده در هر سیکل اول ماشین مربوط به هر دستور العمل که در آن عمل fetch صورت می گیرد برای عیب یابی برنامه کافی خواهد بود. البته در مورد PCU Z80 این عمل امکان پذیر نیست ولی در مورد CPU Z80 می توان با استفاده از خروجی $M1$ (پین ۲۷) و ورودی Wait (پین ۲۴) این امکان را ایجاد کرد که این امکان بکمک مدار شکل ۳ فراهم می شود.

در این مدار موقعی که سوئیچ S_2 در وضعیت زمین باشد خروجی



شکل ۴- مدار جهت تک مرحله ای گردان CPU Z80



بیشتر در مقابل خطاهای نرم افزاری حساس می‌باشد و در ضمن فرمان DI نیز که در حالت عادی باعث ایجاد وقفه در سیستم نمایش سیستم می‌گردد باعث به کار افتادن بلندگو خواهد شد.


روش دیگر شامل از کار انداختن سیگنال‌های INT20، INT10، و INT06 می‌باشد که این سیگنال‌ها جهت ایجاد وقفه در سیستم به منظور مالتی پلکن کردن سون سگمنت‌ها و نیز کنترل برنامه نرم افزاری تک مرحله‌ای به کار رفته‌اند با نوشتن عدد ۱۵۰۱ به داخل آی‌سی IC106 که شامل ۴ عدد Latch نوع D می‌باشد می‌توان هم سیگنال‌های فوق را قطع کرد و هم بلندگو را غیرفعال نگهداشت بدین ترتیب ریز پردازنده همچوئی سیگنالی را که باعث ایجاد وقفه در آن شود دریافت نمی‌نماید البته می‌توان هر دو روش فوق را در ابتدای برنامه به کار برد.

پردازنده از یک ROM به ظرفیت 1K استفاده شده است در ابتدای کار سیستم به طور اتوماتیک Reset شده و رجیستر PC صفر می‌شود آنگاه ریز پردازنده اجرای برنامه را از آدرس صفر واقع در ROM آغاز می‌کند. به منظور ایجاد خودآزمائی در سیستم فوق با ایجاد تغییراتی در برد جای ROM فوق الذکر یک آی‌سی EPROM (2532) به ظرفیت 4K نصب گردید که از این ظرفیت 2K اول آن برای Monitor سیستم و 2K دوم برای نوشتن برنامه خودآزمائی سیستم استفاده شده است و به کمک یک سوئیچ که در مجاورت آن نصب شده است در هر لحظه فقط نصف حافظه فوق در مدار قرار می‌گیرد. بدین ترتیب که پس از آی‌سی A12 به این سوئیچ وصل شده است که اگر این سوئیچ به Vcc وصل باشد 2K دوم آن فعال خواهد بود و اگر این سوئیچ به زمین وصل باشد 2K اول آن فعال می‌گردد.. لازم به تذکر است که در سیستم هیت کیت، پیش‌سینی‌های لازم جهت گسترش حافظه ROM تا ظرفیت 8K به عمل آمده بود لذا با اضافه کردن حجم حافظه ROM اشکالی در سیستم آدرس کردن موجود نمی‌آید، بنابراین به کمک سوئیچ فوق می‌توان ریزپردازنده را از وجه نرمال به وجه آزمایش منتقل نمود و یا بر عکس آن را به وجه نرمال برگرداند.

۱-۳- آزمایش قسمت نمایش دهنده (Display)


به منظور نمایش حالت سیستم و آگاه شدن از اطلاعات ورودی از جعبه کلید به سیستم هیت کیت از ۹ عدد سون سگمنت استفاده می‌شود که این سگمنت‌ها به روش مالتی پلکس کردن روش می‌شوند در این سیستم برای مالتی پلکس کردن سون سگمنت‌ها از دروازه F0 و برای نوشتن داخل آنها از دروازه F1 استفاده می‌شود.. در ضمن برای خواندن جعبه کلید (Key Board) نیز از همان دروازه F0 استفاده خواهد شد ..

اولین قدمی که بایستی در وجه آزمایش پیمود عبارت است از آزمایش کردن تمام سون سگمنت‌ها تا مطمئن شویم تمام سون سگمنت‌ها سالم بوده و خاموش بودن آنها در وجه نرمال به خاطر خرابی سگمنت‌های مختلف و یا مدارهای مربوطه نمی‌باشد. چون کنترل سون سگمنت‌ها تحت کنترل برنامه‌ای می‌باشد که توسط وقفه فعال می‌گردد لذا در ابتدای برنامه آزمایش، پس از غیرفعال کردن وقفه (Interrupt) و تحت کنترل برنامه خودآزمائی، شروع به روشن کردن اولین سون سگمنت می‌نماییم و پس از گذشت مدت زمانی که از نظر چشم قابل حس باشد آن سون سگمنت را خاموش نموده و به سراغ سون سگمنت بعدی می‌رویم و همین آزمایش را برای آن تکرار می‌کنیم و پس از آزمایش تمام سون سگمنت‌ها مرحله بعدی آزمایش را آغاز می‌کنیم. برای غیرفعال کردن وقفه دو راه وجود دارد یکی استفاده از فرمان DI می‌باشد که علاوه بر غیرفعال کردن وقفه باعث به کار انداختن بلندگوی کوچکی می‌شود که در داخل سیستم نصب شده است تا به هنگام بروز خطا در کار نرمال سیستم، این بلندگو به صدا درآمده و با فرکانس ۵۰۰ Hz شروع به کار نماید. البته این مکانیزم



شکل ۴- فلوچارت آزمایش سون سگمنت‌ها

بایت (2532) جانشین شد که به کمک کلیدی کم در کنار آن نصب شده است همواره 2K اول آن و یا 2K دوم آن در مدار خواهد بود



شکل ۵—فلوچارت برای آزمایش حافظه

۲.۳-خودآزمائی قسمت حافظه

در حال حاضر در این سیستم دو عدد برد حافظه RAM وجود دارد که اولی در آدرس‌های 2000H تا 3FFFH و دومی در آدرس‌های 4000H تا 5FFFH قرار دارد و هر برد ظرفیت 8K به کار برپادارد لذا برنامه آزمایش فقط به آزمایش برد اول می‌پردازد و در صورتی که لازم باشد با تغییر آدرس مکانهای تحت آزمایش می‌توان هر دو برد را تحت آزمایش قرارداد.

برای آزمایش مکانهای مختلف داخل RAM، ابتدا در تک تک کلمات آن عدد 01010101 را نوشته و سپس محتوای آنها را می‌خوانیم و در صورت آشکار شدن خطأ حرف E را روی سگمنت دوم

(از سمت راست) خواهیم نوشت در هر دو حالت برنامه در صورت بروز خطأ وارد یک loop شده و دائماً در مکان تحت آزمایش عدد مورد آزمایش را می‌نویسد و در غیر این صورت آزمایش مکانهای بعدی را آغاز می‌کند بدین ترتیب می‌توان با آزمایش مکانهای حافظه و خواندن آدرس روی مسیر عمومی آدرس در هنگام وجود خطأ، آی سی معیوب را یافت.

این برنامه جهت آشکار سازی خطاهای ایستایی (خطاهای ایستا روی صفر و ایستا روی یک) بر روی بیت‌های مختلف حافظه به کار می‌رود. فلوچارت این برنامه در شکل ۵ آمده است.

۳.آزمایش جعبه کلید (Key Board) و مدارهای وابسته

به منظور آزمایش جعبه کلید می‌باشیم پس از فشار دادن هر کلید، خروجی‌های بافرهای مربوطه را بررسی و کدهای بددست آمده را با کدهای مجاز مقایسه کرد. در صورتی که کد بددست آمده با یکی از کدهای مجاز تطبیق کرد که مشخص کننده آن را بروزی سون سگمنت اول (از سمت راست) نوشته و چون کد قرائت شده با کد نمایش داده شده برای هر کلید متفاوت می‌باشد قبل از نمایش می‌باشی عمل تبدیل کد انجام شود. همزمان با فشار داده شدن هر کلید، پردازنه کد مربوطه را قرائت و پس از تبدیل، کد نمایشی مربوطه را بروزی سون سگمنت قرار می‌دهد و نافشار داده شدن کلید بعدی همین که کد روی سون سگمنت باقی می‌ماند (حتی با برداشتن انگشت از روی کلید، کد مربوطه نمایش داده می‌شود). کدهای قرائت شده برای هر کلید بهمراه کدهای نمایش دهنده آن در خانه‌های EPROM به آدرس‌های 0F00 الی OF1E ذخیره شده‌اند.

۴-نتیجه


در این طرح با توجه به امکانات موجود در سیستم هیت کیت، حافظه ROM آن که به ظرفیت 1K بود با یک ROM به ظرفیت 4K

ضمیمه ۱- برنامه خودآزمائی سیستم

در این برنامه ابتدا با نوشتند عدد باینری 10101010 و 10101010 روی مکانهای حافظه RAM که در آدرس‌های $2000H$ الی $3FFFH$ قرار گرفته است آنها را آزمایش نموده و پس از اطمینان از سالم بودن حافظه RAM به آزمایش سون سگمنت‌ها می‌پردازیم برای آزمایش سون سگمنت‌ها عدد $\boxed{\quad}$ را روی نکتکسون سگمنت‌ها و از سمت راست به چپ می‌نویسیم.

ADD	MACH CODE	PROGRAM
0000	F3	DI
0001	21 00 20	LXI H, 2 000H *BEG OF RAM
0004	3 E 55	MVI A, 55H * TO TEST RAM
0006	77	MOV M, A
0007	BE	CMP M
0008	CA 16 00	JZ 0016H * IF AN ERROR
000B	3 E 0C	MVI A, 0CH * WRITE E ON SEG
000D	D3 F1	OUT F1 * THE 1ST SEVEN SEG
000F	3E 01	MVI A, 01H
0011	D3 F0	OUT F0 * TURN ON 1ST 7 SEG
0013	C3 04 00	JMP 0004H * STAY IN LOOP
0016	2 F	CMA * IF NO ERROR
0017	77	MOV M, A * TEST IT AGAIN
0018	BE	CMP M
0019	CA 27 00	JZ 0027 * GO TO NEXT LOC
001C	3 E 0C	MVI A, 0C * WRITE E ON
001E	D3 F1	OUT F1 * THE 2ND 7 SEGMENT
0020	3E 02	MVI A, 02 * TURN ON 2ND 7 SEGMENT
0022	D3 F0	OUT F0
0024	C3 04 00	JMP 0004 * GO TO NEXT RAM LOC
0027	23	INX
0028	7C	MOV A, H
0029	FE 40	CPI 4H * END OF 8K RAM
002B	C2 04 00	JNZ 0004 * CONTINUE
002E	06 09	MVI B, 09H
0030	21 0000	LXI H, 0000H
0033	3 E 00	MVI A, 00H * TO WRITE ON
0035	D3 F1	OUT F1 * THE NEXT 7 SEG
0037	78	MOV A, B * PUT REG B IN A
0038	F6 90	ORI 90H * TURN OFF SPEAKER
003A	D3 F0	OUT F0 * TO TURN ON 7 SEGMENT
003C	23	INX H * DELAY ?
003D	7C	MOV A, H
003E	FE 20	CPI 20H
0040	C2 33 00	JNZ 0033 * STAY IN LOOP
0043	05	DCR B * DID YOU TEST ALL
0044	C2 3 000	JNZ 00 30H * IF YES! GO TO TEST
0047	00	NOP * KEYBOARD
0048	00	NOP
004F	00	NOP

محترای حافظه قبلی که به عنوان Monitor روی سیستم نصب شده بود به این آی سی منتقل شده است و چون Monitor فقط از 1K بایت حافظه ROM استفاده کرده است لذا 1K بایت از نیمه اول خالی می‌ماند که می‌توان در آینده آن را به کار برد در نیمه دوم که برنامه خودآزمائی نامیده شده است برنامه آزمایش سیستم جهت رفع خرابی آن گنجانده شده است که با تغییر وضعیت سوچیج ذکر شده می‌توان نیمه دوم و در نتیجه برنامه‌های موجود در آن را فعال کرد. لازم به تذکر است که گرجه در سیستم اصلی ظرفیت 1K ROM بایت بود ولی این ظرفیت قابل گسترش نا 8K بایت پیش‌بینی شده بود که در این طرح نا 2K گسترش یافت.



شکل ۶- فلوچارت آزمایش جعبه گلید

ADD	MACH CODE	PROGRAM
0050	21 FE 06	LXI H, 06 FEH
0053	23	INX H
0054	23	INX H
0055	3 A 0020	LDA 2 000 * LOAD LAST KEY IN A
0058	D3 F1	OUT F1 * DISPLAY LAST KEY
005A	3E 99	MVI A, 99 H
005C	D3 F1	OUT F0
005E	DBF 0	IN F0 READ NEXT KEY
0060	BE	CMP M SKIP IF THE SAME KEY
0061	C2 6C 00	JNZ
0064	23	INX H
0065	7 E	MOV A, M DECODE NEW KEY
0066	32 0020	STA 2 000 * STORE THE KEY IN RAM
0069	C 35 000	JMP 00 50
006C	3E 1E	MVI A, 1 E H * DID YOU LOOK ALL
006E	BD	CMP L * TABLE ?
006F	C2 53 00	JNZ 0053 H * NO CHECK NEXT KEY
0072	C35 000	JMP 0005 0H * READ NEXT KEY
0075	00	NOP
0076	00	NOP

KEY	READ	WRITE	DATA
0	FE	01	0F00, 0F01
1	FC	F3	0F02, 0F03
2	FA	48	0F04, 0F05
3	F8	60	0F06, 0F07
4	F6	32	0F08, 0F09
5	F4	24	0F0A, 0F0B
6	F2	04	0F0C, 0F0D
7	F0	F1	0F0E, 0F0F
8	EF	00	0F10, 0F11
9	CF	30	0F12, 0F13
+	AF	10	0F14, 0F15
-	8F	06	0F16, 0F17
0	6F	CE	0F18, 0F19
/	4F	42	0F1A, 0F1B
#	2F	0C	0F1C, 0F1D
0	0F	1C	0F1E, 0F1F